VeriTrace：类人时间探索完成代理动作空间

arXiv:2608.02878v1 公告类型：新 摘要：大型语言模型已显示出自动生成 Verilog RTL 的前景，但最先进的多智能体系统在标准基准测试中的准确率却稳定在 95% 左右。我们将这个上限追溯到不完整的调试操作空间：现有系统限制代理可以检查哪些信号、可以查询哪些时间窗口或两者，从而将调试减少为在狭窄的、预定的电路行为视图上进行模式匹配，而不是假设驱动的根本原因分析。我们推出了 VeriTrace，这是一个多代理系统，其 Inspector 代理在完整的调试操作空间上运行，可以独立控制信号选择、时间窗口边界和迭代深度。这种能力，我们称之为代理时间探索，使代理能够形成有关故障原因的假设，查询波形以获取证据，并迭代地完善其理解，反映了人类验证工程师的探索过程。 VeriTrace 在 VerilogEval-V2 上实现了 100% Pass@1，这是第一个在此基准测试中实现完美功能正确性的系统。在共享的 Claude Sonnet 4.0 主干上，VeriTrace 的性能比最强的再现基线高出 +5.1%，这表明调试机构缩小了最终的准确性差距。